Durante décadas, o avanço dos processadores seguiu uma lógica bastante simples: reduzir o tamanho dos transistores para colocar cada vez mais componentes dentro do mesmo espaço. Essa estratégia impulsionou computadores, celulares e sistemas de inteligência artificial por gerações. No entanto, os limites da física começam a aparecer, obrigando a indústria a repensar completamente a forma como os chips serão construídos no futuro.
A miniaturização está chegando ao limite e a indústria já prepara o próximo passo
Desde que a Lei de Moore se consolidou como uma referência para a evolução dos semicondutores, fabricantes do mundo inteiro buscaram fabricar transistores cada vez menores. O resultado foi um crescimento contínuo da capacidade de processamento, acompanhado por maior eficiência energética e aumento da densidade dos chips.
Agora, porém, esse modelo começa a enfrentar barreiras difíceis de superar.
O centro de pesquisa IMEC, uma das maiores referências mundiais em desenvolvimento de semicondutores, atualizou recentemente sua projeção para as próximas gerações de chips. Segundo o novo cronograma, os componentes da chamada classe de 3 angstroms — equivalentes a cerca de 0,3 nanômetro — poderão chegar ao mercado por volta de 2038.
Mais do que a data, o que chama atenção é a mudança de estratégia.
Até aqui, a indústria concentrou esforços em aperfeiçoar equipamentos de litografia capazes de desenhar estruturas cada vez menores sobre as pastilhas de silício. Máquinas de litografia EUV de alta abertura numérica já representam um enorme avanço, enquanto futuras gerações, conhecidas como Hyper-NA, prometem ampliar ainda mais essa capacidade.
Entretanto, apenas imprimir circuitos menores já não será suficiente.
Os pesquisadores acreditam que uma das principais medidas utilizadas para reduzir a distância entre transistores começará a atingir seu limite por volta da geração prevista para 2030. Em outras palavras, continuar comprimindo todos os componentes apenas na horizontal deixará de oferecer os ganhos que impulsionaram a indústria nas últimas décadas.
O futuro dos processadores pode estar na terceira dimensão
Para continuar aumentando o desempenho dos chips, será necessário mudar completamente sua arquitetura.
Os atuais transistores do tipo Gate-All-Around (GAA), que começaram a substituir tecnologias anteriores na geração de aproximadamente 2 nanômetros, oferecem um controle elétrico muito superior ao envolverem completamente o canal do transistor.
Mesmo assim, eles mantêm uma característica importante: os transistores dos tipos N e P continuam posicionados lado a lado sobre a superfície do chip.
A próxima geração pretende romper justamente com esse conceito.
A arquitetura conhecida como CFET (Complementary Field Effect Transistor) propõe empilhar esses transistores verticalmente, colocando um sobre o outro em vez de distribuí-los apenas na largura do chip.
Essa mudança permite aumentar significativamente a densidade dos circuitos sem depender exclusivamente da redução física dos componentes individuais.
Segundo o IMEC, essa tecnologia poderá começar a aparecer por volta de 2033 e permanecer como uma das principais soluções até a chegada da geração equivalente aos 0,3 nanômetro.
A Lei de Moore não está acabando, ela está mudando de forma
O empilhamento de transistores representa apenas parte dessa transformação.
Os próximos processadores também deverão incorporar sistemas de alimentação elétrica pela parte traseira da pastilha de silício, novas formas de conexão entre componentes e estruturas tridimensionais muito mais sofisticadas para controlar calor, consumo de energia e desempenho.
Essas mudanças serão fundamentais para evitar que o aumento da densidade provoque problemas térmicos ou elétricos capazes de comprometer o funcionamento dos chips.
Na prática, isso significa que a tradicional Lei de Moore continuará influenciando a evolução da computação, mas de uma maneira diferente da que conhecemos.
Durante décadas, a inovação consistiu em diminuir continuamente cada transistor. A partir das próximas gerações, o crescimento dependerá cada vez mais da forma como esses componentes serão organizados em três dimensões.
Em vez de expandir apenas na largura, os chips passarão a explorar também a altura, utilizando arquiteturas empilhadas para manter o avanço da capacidade computacional.
Essa mudança pode garantir vários anos adicionais de evolução para o silício e abrir caminho para processadores muito mais poderosos, capazes de atender às exigências crescentes da inteligência artificial, da computação de alto desempenho e dos dispositivos eletrônicos das próximas décadas.
